Zu Ihrem Vorteil
Für Systemdesigner bietet der Standard Smarc 2.0 wesentliche Vorteile in einer Vielzahl von Fällen, besonders im Bereich von kompakten IoT-Anwendungen.
Bild: TQ-Systems GmbHSmarc ist der erste Standard, der sowohl für ARM- als auch x86-Prozessoren definiert wurde. Im Vergleich zu früheren Standards kann ein gemeinsames Trägerboard verwendet werden, um Systemfamilien aus beiden Architekturen aufzubauen. Besonders interessant für den IoT-Bereich, in dem es bei Anwendungen oft auf eine geringe Baugröße ankommt, sind die möglichen Abmessungen von Smarc 2.0. Hier stehen entweder 82x50mm (Short Size) oder 82x82mm (Full Size) zur Verfügung. In beiden Formaten stehen 314 Pins zu Verfügung.
Gegebene Vielfalt
Die ARM-Architektur ermöglicht stromsparende, kleine, kosteneffiziente Designs. Die Skalierbarkeit reicht heute von 32-Bit- bis zu 64-Bit-Architekturen. Im Gegensatz zum x86-Ökosystem für PCs und Notebooks mit standardisiertem Prozessor und I/Os, stellen die Hersteller von ARM-SoC eine Vielzahl an Plattformdesigns aus ARM-Cores und Peripherie mit weniger Standardisierung zur Verfügung. Jeder SoC wird auf einem applikationsspezifischen Board-Design verwendet. Es existiert eine größere Vielfallt von I/O-Optionen mit geringerem Fokus auf Standardbusse wie PCI Express. Daher gibt es zahlreiche proprietäre Formfaktoren und Steckerbelegungen. Dieser Nachteil wird durch Smarc beseitigt, der im I/O-Bereich auch für ARM-SoCs einen Standard bietet.
Varianten an Schnittstellen
Smarc 2.0 unterstützt bis zu sechs USB-Schnittstellen in der High-Speed Version 2.0 mit einer Kapazität von 480Mbit/s. Zusätzlich werden zwei in der SuperSpeed-Version 3.0 mit bis zu 4.000Mbit/s bereitgestellt. Der Support von zwei GbE-Schnittstellen kommt industriellen Anwendungen zugute, die diesen Bus für den Anschluss mehrerer Geräte im Feld einfach durchschleifen und so den Verkabelungsaufwand durch Linien- oder Ringtopologien anstelle von Sterntopologien reduzieren. Für IoT-Gateways und Prozessrechner, die vertikal integriert werden - mit einem Industrial Ethernet zum Feld hin und einem Ethernet in Richtung Managementebene - ist der native Support eines zweiten Ethernet-Interfaces einfach. Bei Bedarf stehen für plattformspezifische Erweiterungen vier PCIe-Lanes in verschiedenen Konfigurationen zur Verfügung. Die PCIe-Lanes-Konfiguration kann dabei meist im Bios eingestellt werden.
Displayinterfaces
Die auf SoCs eingesetzten Displaytechnologien haben sich rasant weiterentwickelt, was auch bei Smarc 2.0 berücksichtigt wurde. Als zusätzliches Display-Interface kommt DP++ (Dual-mode DisplayPort) mit Auflösungen von derzeit bis zu Ultra-HD/4K mit 3840x2160Pixel zum Einsatz. Durch diesen Support wird alternativ DVI oder HDMI leichter implementierbar, weil nur eine Anpassung der elektrischen Signalisierungsebene von TMDS auf LVDS vorgenommen werden muss. Smarc 2.0 verfügt nun über Dual Channel LVDS, sodass über dieses Interface entweder zwei einfach auflösende oder ein hochauflösendes Display angesteuert werden können. Je nach Prozessor sind dann bis zu 1920x1200Pixel bei 60Hz verfügbar. Da das HDMI/DP-Interface bleibt, können Entwickler entsprechend der Prozessorentwicklung nun bis zu drei hochauflösende digitale Displays über aktuelle serielle Displayinterfaces anbinden. Im Vergleich zum vorigen Smarc-Standard 1.1 hat einer der beiden SPI-Busse in Smarc 2.0 zudem ein Upgrade auf eSPI/SPI erfahren. Zudem werden nun 1xI2S (für ARM-Designs) und 1xHDA (für x86-Designs) unterstützt. HDA-Codecs bieten eine höhere Standardisierung als I2S. I2S wird weiterhin unterstützt und die Flexibilität und höhere Energieeffizienz gehen somit nicht verloren. Nicht mehr unterstützt werden neben einem parallelen Kamerainterface und parallelen LCDs auch eMMC/SD. Verzichten müssen Entwickler zudem auf PCIe-Supportsignale. In Smarc 2.0 wurde der Alternate-Function-Block-Bereich durch ein dediziertes fixes Pinout ersetzt.
Mit Apollo Lake
Die ersten Smarc-2.0 Module, die TQ-Systems unterstützt, sind mit den Intel Atom Prozessoren der neuen Generation bestückt, die unter dem Codenamen 'Apollo Lake' entwickelt wurden. Mögliche Anwendungen für diese neue Smarc-Generation sind neben Mobilgeräten etwa auch die industrielle Automatisierung, die Medizintechnik und viele andere. Die neuen Module können im erweiterten Temperaturbereich von -40 bis +85°C betrieben werden. Während Moduldesigns aus acht bis zwölf Leiterplattenlagen bestehen, reicht es für die Carrierboards meist aus, mit nur vier, sechs oder acht Lagen zu arbeiten, da das Design der Peripherieschnittstellen weniger komplex ist. Möchte ein Anwender Smarc 2.0 einsetzen, empfiehlt sich für eine schnelle Evaluierung ein Referenzcarrier und ein entsprechendes Smarc-Starterkit zu verwenden. Durch einen Audiocodec werden die Audiosignale Mikrofoneingang und Kopfhörerausgang erzeugt. Das MB-Smarc-1 beispielsweise unterstützt eine microSD-Karte, vier moderne Einsteckkartenplätze für Computererweiterungskarten nach dem M.2-Standard mit Key E, B und M, vier serielle Schnittstellen (RS232) als auch Stiftleisten für zwei MIPI-CSI-Kameras, zwölf GPIO, Lüfter, SMBus und vier I2C. Der Smarc-Standard wurde im Jahre 2011 von mehreren Herstellern von Computer-on-Modules-Systemen definiert. Seit 2012 entwickelt die Standardization Group for Embedded Technologies diesen offenen Industriestandard weiter. Mit der Veröffentlichung von Smarc 2.0 im Juli 2016 hat die Marktakzeptanz weiter zugenommen. Praktisch alle Modullieferanten unterstützen heute diesen Standard, so dass sich in kurzer Zeit ein Ökosystem gebildet hat und Systemdesigner die Auswahl aus einer großen Anzahl von standardisierten Building-Blöcken haben. Beim Smarc 2.0 Standard bietet TQ Systems Entwicklern lokale Designunterstützung für Carrierboards, indem beispielsweise exemplarische Schaltpläne zusammen mit ihren Messwerten sowie Signal- und Powerintegritäts-Simulationen bereitgestellt werden.
www.tq-systems.com
Varianten an Schnittstellen
Smarc 2.0 unterstützt bis zu sechs USB-Schnittstellen in der High-Speed Version 2.0 mit einer Kapazität von 480Mbit/s. Zusätzlich werden zwei in der SuperSpeed-Version 3.0 mit bis zu 4.000Mbit/s bereitgestellt. Der Support von zwei GbE-Schnittstellen kommt industriellen Anwendungen zugute, die diesen Bus für den Anschluss mehrerer Geräte im Feld einfach durchschleifen und so den Verkabelungsaufwand durch Linien- oder Ringtopologien anstelle von Sterntopologien reduzieren. Für IoT-Gateways und Prozessrechner, die vertikal integriert werden - mit einem Industrial Ethernet zum Feld hin und einem Ethernet in Richtung Managementebene - ist der native Support eines zweiten Ethernet-Interfaces einfach. Bei Bedarf stehen für plattformspezifische Erweiterungen vier PCIe-Lanes in verschiedenen Konfigurationen zur Verfügung. Die PCIe-Lanes-Konfiguration kann dabei meist im Bios eingestellt werden.
Displayinterfaces
Die auf SoCs eingesetzten Displaytechnologien haben sich rasant weiterentwickelt, was auch bei Smarc 2.0 berücksichtigt wurde. Als zusätzliches Display-Interface kommt DP++ (Dual-mode DisplayPort) mit Auflösungen von derzeit bis zu Ultra-HD/4K mit 3840x2160Pixel zum Einsatz. Durch diesen Support wird alternativ DVI oder HDMI leichter implementierbar, weil nur eine Anpassung der elektrischen Signalisierungsebene von TMDS auf LVDS vorgenommen werden muss. Smarc 2.0 verfügt nun über Dual Channel LVDS, sodass über dieses Interface entweder zwei einfach auflösende oder ein hochauflösendes Display angesteuert werden können. Je nach Prozessor sind dann bis zu 1920x1200Pixel bei 60Hz verfügbar. Da das HDMI/DP-Interface bleibt, können Entwickler entsprechend der Prozessorentwicklung nun bis zu drei hochauflösende digitale Displays über aktuelle serielle Displayinterfaces anbinden. Im Vergleich zum vorigen Smarc-Standard 1.1 hat einer der beiden SPI-Busse in Smarc 2.0 zudem ein Upgrade auf eSPI/SPI erfahren. Zudem werden nun 1xI2S (für ARM-Designs) und 1xHDA (für x86-Designs) unterstützt. HDA-Codecs bieten eine höhere Standardisierung als I2S. I2S wird weiterhin unterstützt und die Flexibilität und höhere Energieeffizienz gehen somit nicht verloren. Nicht mehr unterstützt werden neben einem parallelen Kamerainterface und parallelen LCDs auch eMMC/SD. Verzichten müssen Entwickler zudem auf PCIe-Supportsignale. In Smarc 2.0 wurde der Alternate-Function-Block-Bereich durch ein dediziertes fixes Pinout ersetzt.
TQ-Systems GmbH
Dieser Artikel erschien in IoT Design 2 2018 - 19.02.18.Für weitere Artikel besuchen Sie
