Elektronikimplementierung von TSN
Netzwerkkonvergenz für das IIoT
Gegenwärtig existieren IT- und OT-Netze als getrennte Domains. Eine Kommunikation in beiden Richtungen ist begrenzt und bislang nur über dedizierte Gateways möglich. Die funktionale Zusammenführung dieser Netzwerke ist also ein Schlüsselfaktor zur Realisierung von cyberphysikalischen Systemen. An dieser Stelle kommt Time-Sensitive Networking, kurz TSN, ins Spiel. Doch wie lässt sich dessen Implementierung auf Elektronikseite abbilden?
Bild: Xilinx Inc.DDie aktuell gebräuchliche Architektur für Steueraufgaben in der Fertigungsautomation ist hierarchisch gegliedert. Auf der höchsten Ebene ermöglichen ERP-Applikationen ein integriertes Management und die Automation der geschäftlichen Kernprozesse.
Bild: Xilinx Inc.
Bild: Xilinx Inc.Unterschiedliche Anforderungen
Die unterschiedlichen Schichten der Pyramide entsprechen den unterschiedlichen Anforderungen an die Netzwerke. Während die höheren Ebenen große Bandbreiten und flexible Topologien erfordern, sind die unteren Layer auf das deterministische Verhalten und den Transport der Samples in konstanten Intervallen mit geringer Variation der Paketverzögerung ausgerichtet. Dieses Problem bedingt den Einsatz mehrerer Netzwerke, die nebeneinander operieren. Ein konvergiertes Netzwerk hingegen kann etliche Herausforderungen der gegenwärtigen disparaten Netzarchitektur adressieren und beseitigen. Es ermöglicht:
- • Mehr Transparenz: Auf alle Daten aller Hierarchien kann von jedem operativen Element der Fertigung ohne Umsetzungen zugegriffen werden.
- • Weniger Netzwerkplanung: Flexiblere Topologien erleichtern mögliche Änderungen
- • Weniger Verkabelungsaufwand, weniger Gateways zwischen Netzwerken mit unterschiedlichen Protokollen.
- • Vereinfachung der Netzwerkverwaltung
- • Höhere Bandbreite: Keine Eingrenzung auf nur eine Netzgeschwindigkeit.
- • M2M-Optimierung: Interoperabilität von Maschinen durch gemeinsame Datenstruktur, wie OPC UA, über die gesamte Fertigung hinweg.
Diese Konvergenz soll sich mit TSN (Time-Sensitive Networking) erreichen lassen, also einer zeitsensitiven Vernetzung. Die Implementierung von TSN ermöglicht eine deterministische Kommunikation über Ethernet-Netze und bewahrt dabei die gewohnten Vorteile dieses Netzwerks in Bezug auf die Best-Effort-Kommunikation. TSN führt dazu unterschiedliche Klassen des Datenverkehrs ein, die sich einen Link teilen. Die TSN-Netzkonfiguration reserviert Ressourcen für Streams mit deterministischem Zeitverhalten. TSN ermöglicht somit die Implementierung eines gemeinsamen Netzes, das mehrere Kommunikationsstandards unterstützt.
Bild: Xilinx Inc.Verbesserungen für Ethernet
Alles das bringt eine Reihe von Verbesserungen gegenüber dem Standard-Ethernet. Denn die Kommunikation via Standard-Ethernet berücksichtigt keine Laufzeitunterschiede. Sie verteilt die Daten über die gesamte Link-Bandbreite, und reiht die Pakete zur Übertragung nacheinander auf. Dagegen implementiert TSN ein zeitsensitives Verhalten (Time Awareness) des geplanten Datenverkehrs mit konfigurierten Offsets in zyklischen Intervallen. Es folgt einem Schema, das von einem Network Configuration Controller vorgegeben wird. Weitere TSN-Features umfassen die Filterung und Überwachung (Policing) von Streams, eine nahtlose Redundanz und die Unterstützung der zyklischen Datenübertragung, wobei auch der Vorrang für Pakete mit höherer Priorität berücksichtigt wird. TSN ist definiert als Satz von IEEE802.1-Standards, die die Implementierung spezifizieren. Derzeit sind vier dieser Standards bereits eingeführt, während die restlichen noch von der der zugehörigen Task and Working Group bearbeitet werden. Die neuen Standards werden per Ethernet (IEEE 802.3 Physical Layer) implementiert. Sie unterstützen die Star-, Chain-, Ring- und gemischte Topologie und sind nicht auf eine spezifische Datenrate beschränkt. Für industrielle Applikationen sind hauptsächlich Datenraten von 100Mbit und 1Gbit vorgesehen. Damit ermöglicht TSN die erstrebte Konvergenz von IT- und OT-Netzen. Diese Konvergenz soll die Kosten der Netzwerk-Implementierung sowie die Betriebskosten deutlich reduzieren.
Bild: Xilinx Inc.TSN-Implementierung
Eine angemessene Implementierung von TSN erfordert eine Lösung, die geringe Latenz und deterministisches Verhalten an den TSN-Endpunkten und TSN-Brücken bereitstellt. Viele Applikationen lösen diese Herausforderung durch die Kombination eines Prozessors mit einem FPGA, die über einen Highspeed Link, etwa PCIe, verbunden sind. Diese Zwei-Chip-Lösung vergrößert jedoch nicht nur die benötigte Boardfläche, den Leistungsverbrauch, die Entwicklungszeit und die Kosten. Sie verhindert zudem die Entwicklung einer ganzheitlich integrierten Lösung. Und da das Design in zwei Bausteinen segmentiert ist, erhöht dieses Vorgehen auch die Komplexität der Verifizierung. Deshalb setzen die Anbieter von IIoT-Lösungen zunehmend auf Zynq-7000- und Zynq-UltraScale+MPSoC-Bausteine von Xilinx, um ihre Lösungen zu implementieren. Die genannten Bausteine vereinen und integrieren PS (Processing System) und PL (Programmable Logic) und ermöglichen auf diese Weise die Implementierung der Datenerfassung, der Steuerung und der Verarbeitung von Applikationen durch die effiziente Nutzung von PS und PL. Dies ist möglich durch die folgenden Eigenschaften:
1. Fähigkeit zum Anschluss und Steuern einer breiten Vielfalt von Sensoren, Aktuatoren, Motoren und anderen applikations-spezifischen Interfaces
2. Fähigkeit zur Implementierung komplexer Verabeitungen an der Edge, wie Machine Learning, Sensor-Fusion, Bildbearbeitung und Echtzeitanalytik
3. Skalierbarkeit betreffend die Anzahl der Netzwerk-Interfaces
4. Sicherheit und die Fähigkeit, den Baustein und das System im Hinblick auf Information Assurance, Anti-Tampering, und Trust auszulegen
Die Unterstützung des vielseitigen Any-to-Any Interfacing und die enge Kopplung von Prozessorsystem und programmierbarer Logik macht die Xilinx-Bausteine geeignet zur TSN-Implementierung im Rahmen einer Anwenderapplikation. Die 1G/100M-TSN-Subsystem-Logicore-IP von Xilinx umfasst die FPGA-Logik für MAC, TSN-Bridge und TSN-Endpoint. Die Auslegung mit dedizierten Logikressourcen stellt sicher, dass das Zeitverhalten strikt deterministisch ist. Die Software, die auf dem Prozessorsystem des SoC läuft, absolviert die Netzsynchronisierung, die Initialisierung und das Interfacing mit den Controllern zur Netzkonfigurierung für die Stream-Reservierung. Diese Software ist für Petalinux ausgelegt und wird für Yocto-Builds verfügbar sein. Die Logicore-IP bietet außerdem einen optional integrierten zeitsensitiven L2 Switch, der die in vielen industriellen Applikationen erforderliche Linien- oder Baumtopologie erstellt, ohne einen weiteren Port für einen externen TSN-Switch zu belegen. Nahtlose Redundanz (P802.1CB) erfordert auch diesen zusätzlichen Port. Der Anwender kann die IP vor der Synthese frei konfigurieren, unabhängig davon, ob der Switch integriert werden soll oder nicht.
Ports für jede Verkehrsklasse
Nach der Instanzierung stellt der TSN-IP-Kern individuelle AXI-Streaming-Ports für jede Verkehrsklasse bereit. Dabei werden der reguläre Verkehr, der reservierte Verkehr, sowie Best-Effort-Verkehr unterstützt. Die AXI-Streaming-Ports verbinden mit einer Infrastruktur, die mit der Xilinx Vivado Design Suite eingebracht wird. AXI Lite dient zum Konfigurieren der TSN-Blöcke. Für Evaluierungszwecke bietet das Unternehmen eine einfach einsetzbare Implementierung mit separatem Direct Memory Access für jede Verkehrsklasse. Dieses Evaluierungssystem lässt sich so wie es ist zum Testen der Interoperation der Komponenten einsetzen, außerdem in der Kombination mit Equipment von Drittanbietern oder mit Protokoll-Analyzern. Flexibel wie sie ist, bietet die programmierbare Logik auch die Möglichkeit zur Aktualisierung des IP-Kerns in dem Maße, wie sich die TSN-Standards und die marktsegmentspezifischen Konformanztests weiterentwickeln. Bausteine mit fester Hardwareimplementierung hingegen, wie Kunden-ASICs und ASSPs, bieten nicht die Option für funktionale Änderungen im weiteren Verlauf der TSN-Evolution. Um den TSN-IP-Kern in Aktion zu demonstrieren, hat Xilinx eine Demoapplikation für das ZCU102- und das ZC702-Entwicklungsboard entwickelt. Sie enthalten Bausteine der Zynq-UltraScale+MPSoC- und der Zynq-7000-Familien. Werden zwei dieser Boards verbunden, kann man Netzwerkdaten senden und empfangen. Damit lassen sich die TSN-Netzwerk-Fähigkeiten validieren. Als weitere Unterstützung des Einsatzes von TSN und entsprechenden Anwendungen ist Xilinx ein Mitglied des TSN-Testbed im IIC. Dieses Engagement Partizipation ermöglicht eine Durchführung von Interoperabilitätstests zwischen Anbietern, und außerdem das Testen von High-Performance- und latenzkritischen Applikationen. Diese Tests können auf einem von zwei permanenten Testbeds ausgeführt werden, entweder in den USA oder in Europa.
Gegenwärtig existieren IT- und OT-Netze als getrennte Domains. Eine Kommunikation in beiden Richtungen ist begrenzt und bislang nur über dedizierte Gateways möglich. Die funktionale Zusammenführung dieser Netzwerke ist also ein Schlüsselfaktor zur Realisierung von cyberphysikalischen Systemen. An dieser Stelle kommt Time-Sensitive Networking, kurz TSN, ins Spiel. Doch wie lässt sich dessen Implementierung auf Elektronikseite abbilden?
Bild: Xilinx Inc.DDie aktuell gebräuchliche Architektur für Steueraufgaben in der Fertigungsautomation ist hierarchisch gegliedert. Auf der höchsten Ebene ermöglichen ERP-Applikationen ein integriertes Management und die Automation der geschäftlichen Kernprozesse.Bild: Xilinx Inc.
Xilinx Inc.
Dieser Artikel erschien in Industrial Communication Journal 4 2017 - 08.12.17.Für weitere Artikel besuchen Sie www.sps-magazin.de
