Anzeige

Optischer Twin-Scan Encoder-Chip mit redundantem Safety-Channel

Doppelt sicher

Der Encoder-Chip der iC-RZ Serie ist ein sicherer, optischer Twin-Encoder mit redundantem Safety-Channel. Durch das Zwillingsdesign können mit nur einem Chip die Anforderungen an die Redundanz von funktionalen Safety-Konzepten erfüllt werden.

Bild: iC-Haus GmbHBild: iC-Haus GmbH
Der Encoder-Chip der iC-RZ- Serie ist ein sicherer, optischer Twin-Encoder mit redundantem Safety-Channel. Vergrößert im Bild: der optische Twin-Scan-Encoder IC im optoQFN-Gehäuse (7x5mm).

Bild: iC-Haus GmbHBild: iC-Haus GmbH
Schaltbild der iC-RZ-Serie mit Dual-Channel-Aufbau

Doppelte Absolut-Abtastung von Pseudo-Random-Code

Das Messprinzip beruht auf einer doppelten Abtastung (per Auflicht oder Durchlicht) über einen Control- und einen Safety-Channel, die vollständig unabhängig voneinander sind. Die Abtastung erfolgt synchron an zwei verschiedenen Stellen der Codescheibe, was die Redundanz erhöht. Der Pseudo-Random-Code (aus zwei komplementären Spuren) codiert dabei auf einer Wortlänge von 10Bit die absolute Position. Außerdem wird die Inkremental-Spur mit 1.024CPR (Cycles per Revolution) gelesen. Per On-Chip-Interpolation werden die Sin/Cos-Signale mit 5Bit aufgelöst, sodass der Chip insgesamt eine Auflösung von 15Bit verarbeitet. Für den Positionsdatenvergleich ist die Auflösung der beiden Kanäle auf 15Bit limitiert. Der Chip stellt zwei Positionswörter zur Verfügung, welche z.B. mit Hilfe des BiSS-Safety-Protokolls über einen Black Channel übertragen werden können. Safety-PLC oder Servoregler mit integrierten Safety-Funktionen können so beide Positionswörter vergleichen, um Funktionen wie z.B. SLS Safety-Limited Speed zu realisieren. Damit die Positionsworte aus beiden Kanälen identisch sind, muss ein Offset berücksichtigt werden, der durch die unterschiedlichen Positionen der Photodioden relativ zur Codescheibe bedingt ist. Unter Laborbedingungen sind Positionsdatenvergleiche bis zu 15Bit möglich; in der praktischen Anwendung haben sich 9 bis 13Bit als hinreichend genau erwiesen.

Bild: iC-Haus GmbHBild: iC-Haus GmbH
Das Standard-BiSS-Protokoll wurde für die Übertragung des Safety-Position-Word erweitert: Der auf 16Bit erweiterte Cyclic Redundancy Check (CRC) und ein 6Bit Sign-of-Life Counter für die Telegramm-Nummer sorgen dafür, dass Veränderungen bei der Black-Cha

1-kanalige Pseudo-Random-Code-Abtastung

Zusätzlich können von dem Encoder-Chip auch Multiturn-Informationen eingelesen werden, die wiederum extern verglichen werden können. Somit stehen auch redundante Multiturn-Informationen zur Verfügung. Im Control-Channel ist eine zusätzliche Photodiodenspur integriert, um eine weitere hochauflösende Sin/Cos-Spur mit 2.048CPR abzutasten. Über einen externen Interpolationsbaustein wie den iC-MR3, der das analoge Signal auswertet, lassen sich mit der iC-RZ Serie auch hochauflösende Absolut-Encoder realisieren - mit einer Signalauflösung von bis zu 24Bit. Um echte Redundanz zwischen Control- und Safety-Channel zu erzeugen, sind beide Kanäle auf dem Chip durch eine Grabenisolation (shallow trench isolation) getrennt und verfügen über unabhängige Spannungsversorgungen, d.h. man erhält zwei voll funktionsfähige Teil-Chips in einem Gehäuse, die ideal zueinander justiert sind. Unabhängig von Safety-Anwendungen lässt sich der Encoder-Chip auch als 1-kanalige Pseudo-Random-Code-Abtastung zur absoluten Positionsbestimmung einsetzen, z.B. in Kombination mit einem externen Interpolator zur Erhöhung der Auflösung.

Bild: iC-Haus GmbHBild: iC-Haus GmbH
Bild 3 oben

Compliant Item für System-Zertifizierung

iC-Haus bereitet den neuen Chip als Compliant Item vor. Hersteller von Gebern können deshalb auf ein umfassendes Implementation Handbook zugreifen, welches das Ergebnis intensiver Abstimmungen mit dem TÜV und mit Geber-Herstellern ist. Dies betrifft insbesondere die Maßnahmen gegen sogenannte Common Cause Failures (CCF). Ein typisches Beispiel sind Probleme mit der Spannungsversorgung, die bei redundanten Blöcken auf dem Chip identische Fehler bedingen könnten. Daher werden beim iC-RZ beide Kanäle separat mit Spannung versorgt. Die Grabenisolation stellt eine weitere Maßnahme zur Kanaltrennung dar. Safety-Geber mit dem iC-RZ können bis SIL 3 oder PL e zertifiziert werden. Durch die Verwendung der Single-Chip-Lösung kann die Entwicklungszeit für Safety-Geber und vor allem die Zertifizierungsprozedur deutlich verkürzt werden. Statt mit zwei Bausteinen, können mit nur einem Chip die hohen Anforderungen an die Redundanz erfüllt werden.

Fazit

Gegenüber herkömmlichen Safety-Drehgebern, die mit zwei separaten Encodern arbeiten, oder diversitär optische und magnetische Abtastung kombinieren, kann dank synchroner On-Chip-Redundanz der Aufwand für die Justage auf ein Minimum reduziert werden. Außerdem sind nun kompaktere Bauformen für Safety-Geber möglich, was sich besonders bei kleinen 36er Safety-Gebern bemerkbar macht. Wenn man zwei separate Encoder-Chips relativ zu einer Codescheibe justieren muss, stellt dies sehr hohe Anforderungen an die Setzgenauigkeit der Chips oder verdoppelt den Justageaufwand bei geteilten Platinen. Mit dem iC-RZ muss hingegen nur noch ein Baustein exakt zur Codescheibe ausgerichtet werden, da die Sensor-Arrays bereits auf dem Chip-Substrat ideal platziert sind.

iC-Haus GmbH

Dieser Artikel erschien in SPS-MAGAZIN 9 2019 - 16.09.19.
Für weitere Artikel besuchen Sie www.sps-magazin.de